基于Verilog HDL的有限状态机设计与描述

被引：27

作者：

刘小平

何云斌

董怀国

机构：

[1] 哈尔滨理工大学计算机学院

来源：

计算机工程与设计 | 2008年 / 04期

关键词：

有限状态机; Verilog硬件描述语言; 状态编码; 独热码; 综合;

D O I：

10.16208/j.issn1000-7024.2008.04.022

中图分类号：

TP301 [理论、方法];

学科分类号：

081202 ;

摘要：

有限状态机(FSM)是逻辑设计的重要内容,稍大一点的逻辑设计都存在FSM。介绍了采用Verilog HDL实现有限状态机的几种不同编码方式和描述风格,并从稳定性、可读性、速度和面积等方面比较了不同实现方式的利弊。最后,以简单序列检测器为例实现了可综合的FSM描述,并分析了其采用不同描述风格所得的综合结果。

引用

页码：958 / 960

页数：3

共 6 条

[1] 有限状态机的VHDL描述及综合
李春霞
顾新
王君
[J]. 计算机工程与应用, 2005, (06) : 111 - 113
[2] 有限状态机的Verilog设计与研究
俞莉琼
付宇卓
[J]. 微电子学与计算机, 2004, (11) : 146 - 148+157
[3] 设计与验证Verilog HDL[M]. - 人民邮电出版社 , 吴继华, 2006
[4] Verilog HDL高级数字设计[M]. - 电子工业出版社 , (美) 西里提 (Ciletti, 2004
[5] Verilog数字系统设计教程[M]. - 北京航空航天大学出版社 , 夏宇闻编著, 2003
[6] EDA技术实用教程[M]. - 科学出版社 , 潘松, 2002

← 1 →