基于FPGA的高速数据采集系统的设计与实现

为了解决高速数据采集过程中的数据量大、实时性、传输速率等问题,提出了一种基于FPGA的高速数据采集系统的实现方案。该方案以FPGA作为主控芯片,实现模拟信号通道的可控、A/D转换控制、DDRII SDRAM数据缓存、PCI总线数据的传输四个主要功能,系统采用Verilog HDL语言,通过Quartus II 6.0软件编程来实现IP核的控制,从而实现多个ADC08B200芯片进行数据采集,通过DDRII SDRAM进行数据缓存,将数据通过PCI总线传输到PC机。系统经过PC机的测试软件,能够很好地完成高速数据采集系统的任务要求。