基于FPGA的智能数字锁相环实现

被引：2

作者：

商佳宜

江道灼

机构：

[1] 浙江大学电气工程学院

[2] 浙江大学电气工程学院浙江杭州

来源：

继电器 | 2005年 / 03期

关键词：

数字锁相; 锁相环; FPGA;

D O I：

暂无

中图分类号：

TN79 [数字电路];

学科分类号：

080902 ;

摘要：

分析了数字锁相环路的基本原理及实现过程,论述了一种利用FPGA器件中的锁相环部分来实现高精度数字锁相的方法,具有可编程性、线路简单、捕捉速度快以及跟踪精度高等特点,并通过仿真对结果进行了验证。

引用

收藏

页码：72 / 75

页数：4

相关论文

共 3 条

[1] 基于FPGA的全数字锁相环路的设计 [J].

单长虹 ;

孟宪元 .

电子技术应用, 2001, (09) :58-60

[2] 一种低频高精度全数字化倍频器 [J].

林霄舸，段尚枢，付景峰 .

哈尔滨工业大学学报, 1995, (03) :109-113

[3]

CPLD/FPGA高级应用开发指南[M]. 电子工业出版社 , 任晓东, 2003