基于EPM1240的SDRAM控制器的设计

被引：6

作者：

徐振国

李欣

机构：

[1] 哈尔滨理工大学测控技术与通信工程学院

来源：

电子设计工程 | 2012年 / 02期

关键词：

SDRAM; 接口; Verilog; CPLD;

D O I：

10.14022/j.cnki.dzsjgc.2012.02.037

中图分类号：

TP333 [存贮器]; TP368.1 [微处理机];

学科分类号：

摘要：

SDRAM的读写逻辑复杂,最高时钟频率达100 MHz以上,普通单片机无法实现复杂的SDRAM控制操作。复杂可编程逻辑器件CPLD具有编程方便,集成度高,速度快,价格低等优点。因此选用CPLD设计SDRAM接口控制模块,简化主机对SDRAM的读写控制。通过设计基于CPLD的SDRAM控制器接口,可以在STM系列、ARM系列、STC系列等单片机和DSP等微处理器的外部连接SDRAM,增加系统的存储空间。

引用

页码：114 / 117

页数：4

共 4 条

[1] 计算密集型体系集成DDR SDRAM控制器设计 [J].