共 6 条
- [2] 基于ESL并采用SystemC和SystemVerilog的设计流程[J]. 电子设计技术, 2006, (04) : 142+144+146+148 - 149Rindert Schutten
System Verilog语言在数字系统设计中的应用
被引：6
作者：
闫沫
[1
]
刘钊远
[2
]
机构：
[1] 西安建筑科技大学机电工程学院
[2] 西安邮电学院专用集成电路中心
来源：
关键词：
SystemVerilog;
系统芯片;
电子系统级;
HDB3编码;
D O I：
10.19304/j.cnki.issn1000-7180.2008.06.034
中图分类号：
TN402 [设计];
学科分类号：
摘要：
使用Verilog进行数字系统设计时会出现对电路结构描述不够简洁、精确的问题.对IEEE的新标准Sys- temVerilog硬件描述语言进行了研究,通过比较两种语言的关键语法结构,分析了上述问题产生的原因和采用Sys- temVerilog语言的解决方法.最后,以HDB3编码电路设计为例,给出采用SystemVerilog语言进行设计、仿真和综合的结果.
引用
收藏
页码：127 / 131+136
+136
页数：6
相关论文