32位微处理器总线接口部件的设计

由于微处理器和存储器两者之间速度的差异性 ,存储系统已经成为提高微处理器性能的一个瓶颈。同时 ,系统总线的开销在整个访存延迟中占有相当大的比重。因而 ,设计一个高效的总线接口对于提高微处理器的性能是非常重要的。文中在 32位微处理器 ARS0 3总线接口部件的设计中 ,使用 Load/ Store缓冲模型和流水、乱序执行的地址、数据总线等方法来提高其效率 ,采用 M/M/ 1 / K排队论模型确定了缓存队列的长度。实际应用程序仿真结果表明 ,总线接口的设计是高效的 ,去掉使用的优化方法会使 ARS0 3的执行时间平均增加 2 1 .6%。