一种面向片上网络的多时钟路由器设计

被引：6

作者：

刘毅 ^{[1
,2
]}

杨银堂 ^{[1
,2
]}

周东红 ^{[1
]}

机构：

[1] 西安电子科技大学微电子学院

[2] 西安电子科技大学宽禁带半导体材料与器件教育部重点实验室

来源：

西安电子科技大学学报 | 2011年 / 38卷 / 02期

基金：

中央高校基本科研业务费专项资金资助;

关键词：

片上网络; 路由器; 多时钟;

D O I：

暂无

中图分类号：

TN47 [大规模集成电路、超大规模集成电路];

学科分类号：

摘要：

路由器是实现片上网络(Network-on-Chip,NoC)的核心组件.针对NoC不同时钟域间通信问题,以双时钟异步FIFO替代一般路由器中的跨时钟域接口电路,提出了一种适用于二维网格拓扑结构NoC的多时钟路由器结构.采用Verilog语言完成相关设计工作,FPGA综合结果表明该路由器占用资源少,工作频率可达475.29 MHz,有效提高了数据传输速率.基于SMIC 0.13μm CMOS工艺,对不同深度FIFO的多时钟路由器综合结果进行比较,进一步分析了缓存大小对路由器性能和成本的影响.

引用

页码：146 / 150

页数：5