高速CCD数字相机接口设计的VHDL逻辑综合的应用

运用 VHDL语言完成了高速 CCD数字相机接口设计的描述。整个接口电路由 Lattice的 1 K系列CPLD构成。 VHDL语言与 CPLD的结合使用 ,使接口电路设计的灵活性大大增强 ,某些传统上由硬件电路实现的功能转变为软件参与实现 ,设计者能够在电路工作过程中对设计随时进行修改。给出了部分接口设计的 VHDL源代码描述 ,通过逻辑综合优化了设计 ,实现了设计的时序仿真 ,分析了 VHDL语言的可综合性问题 ,并对 VHDL语言的逻辑综合中的一些问题做了探讨。