基于SHARC的高速数字电路系统设计技术研究

被引：9

作者：

张波

张焕春

经亚枝

机构：

[1] 南京航空航天大学自动化学院

[2] 南京航空航天大学自动化学院江苏南京

[3] 江苏南京

来源：

关键词：

数字信号处理器; 端接技术; 信号完整性;

D O I：

10.13290/j.cnki.bdtjs.2002.02.017

中图分类号：

TN79 [数字电路];

学科分类号：

080902 ;

摘要：

介绍了有关高速数字信号处理器ADSP2106X电路设计中的几种非理想因素及其产生机理。通过对高速电路系统设计技术的研究，提出信号互连采用传输线结构，用适当的端接技术与合理的布局抑制信号反射和串扰，并进行了信号完整性分析和仿真。

引用

页码：50 / 53

页数：4

共 4 条

[1] 基于VME总线SHARC并行处理系统的设计与实现 [J].

王宏伟 ;

高梅国 ;

韩月秋 .

[2]

高速实时数字信号处理器SHARC的原理及其应用.[M].曾涛等编著;.北京理工大学出版社.2000,

[3]

TMS320C6000系列DSPs的原理与应用.[M].任丽香等编著;.电子工业出版社.2000,

[4]

高性能数字信号处理器与高速实时信号处理.[M].苏涛等编著;.西安电子科技大学出版社.1999,