PID神经网络的VHDL实现

被引：1

作者：

王忠良

肖华

机构：

[1] 铜陵学院

来源：

现代电子技术 | 2009年 / 32卷 / 01期

关键词：

PID; 神经网络; VHDL; FPGA;

D O I：

10.16652/j.issn.1004-373x.2009.01.051

中图分类号：

TP183 [人工神经网络与计算];

学科分类号：

081104 ; 0812 ; 0835 ; 1405 ;

摘要：

PID神经网络模块是单变量或多变量非线性PID神经网络控制器的核心部分。从分析PID神经网络的设计原理入手,给出了PID神经网络实现的环形电路结构,采用自顶向下的设计方法,利用VHDL语言设计和实现了3层PID神经网络模块。仿真结果表明该模块功能完全正确。综合结果表明,该网络的实现仅使用了175个LE和9个嵌入式硬件乘法器,最高时钟频率可达116 MHz。

引用

页码：101 / 103

页数：3

共 5 条

[1] 自顶向下基于DSP Builder的PID控制系统开发 [J].

戢方 ;

雷勇 ;

王俊 .

现代电子技术, 2007, (09) :127-129

[2] 基于FPGA的高速PID控制器设计与仿真 [J].

付学志 ;

姚旺生 ;

苟伟 ;

谭斌 .

电子技术应用, 2007, (01) :87-89

[3]

VHDL数字电路设计教程[M]. 电子工业出版社 , (巴西)VolneiA.Pedroni著, 2005

[4]

神经网络控制[M]. 电子工业出版社 , 徐丽娜编著, 2003

[5] A reconfigurable bit-serial VLSI systolic array neuro-chip [J].

Murtagh, PJ ;

Tsoi, AC .

JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING, 1997, 44 (01) :53-70

← 1 →