基于FPGA的快速中值滤波算法

被引：21

作者：

王宇新

贺圆圆

郭禾

龙珠

机构：

[1] 大连理工大学计算机科学与技术系

来源：

计算机应用研究 | 2009年 / 26卷 / 01期

关键词：

现场可编程门阵列; 中值滤波; Verilog; 实时图像处理;

D O I：

暂无

中图分类号：

TN791 []; TP391.41 [];

学科分类号：

080203 ;

摘要：

针对传统中值滤波算法排序量多、速度慢的缺点,提出了一种基于FPGA的中值滤波快速算法。充分利用两个相邻滤波窗口中的相关排序信息,随着一列新像素的移入,同时更新已有的排序信息,从而完成中值滤波处理。该算法将每个窗口查找中值的比较次数降到很低,达到了快速抑制噪声及保持图像细节的目的。

引用

页码：224 / 226

页数：3

共 7 条

[1]

基于FPGA的图像处理算法的研究与硬件设计.[D].付昱强.南昌大学.2006, 11

[2] 中值滤波快速算法的进一步思考 [J].

董付国 ;

原达 ;

王金鹏 .

计算机工程与应用, 2007, (26) :48-49+64

[3] 基于FPGA的实时图像中值滤波设计 [J].

朱捷 ;

朱小娟 ;

贺明 .

计算机测量与控制, 2007, (06) :798-800

[4] 图像中值滤波硬件算法及其在FPGA中的实现 [J].

李元帅 ;

张勇 ;

周国忠 ;

刘儒贞 .

计算机应用, 2006, (S1) :61-62+75

[5] 均值加速的快速中值滤波算法 [J].

张丽 ;

陈志强 ;

高文焕 ;

康克军 .

清华大学学报(自然科学版), 2004, (09) :1157-1159

[6] 目标检测中的快速中值滤波法 [J].

刘立宏 ;

胡可刚 ;

刘立欣 .

吉林大学学报(信息科学版), 2004, (03) :232-235

[7] 一种基于FPGA的图像中值滤波器的硬件实现 [J].

李雷鸣 ;

张焕春 ;

张波 .

电子工程师, 2004, (02) :48-50

← 1 →