单相电力锁相环的改进和FPGA实现

针对单相电能锁相环(Phase-Locked Loop,简称PLL)控制方法以及基于可编程逻辑门阵列(Field Programmable Gate Arrays,简称FPGA)实现方法进行了研究。采用硬件描述语言verilog实现了周期积分器、PI调节器以及正余弦模块等单相锁相环控制的所有模块。软件分析结果证明,这种锁相环控制方法能够快速地锁住电网基波相位,具有较高的抗谐波干扰能力。基于FPGA的实验结果证明,在单相输入严重畸变的情况下,系统不仅能够很好地锁住基波相位,而且在输入相位发生突变时,还能够很快地对信号相位重新进行锁定。这种控制方法能够适应单相柔性输电系统(Flexible AC Transmission Systems,简称FACTS)中对电压相位准确性的要求。