电力谐波检测FFT数字逻辑的设计与实现

为实现运算高速、强数据吞吐能力的快速傅里叶变换FFT(fast Fourier transform)运算处理器,探讨了基于现场可编程阵列的电力谐波检测FFT数字逻辑的设计方法。该逻辑设计采取了层次化自顶向下的设计模式,对蝶形运算、地址发生、工作存储单元等各模块进行了硬件语言描述,并通过采用复用逻辑及流水线技术,平衡了面积与速度的要求。在电力谐波检测仪原型应用的测试表明,该FFT运算逻辑可稳定运行在60MHz,单帧数据的处理时间为38μs,流水线操作延迟为116 ns,取得了良好的应用效果。