共 1 条
基于BUFGMUX与DCM的FPGA时钟电路设计
被引：6
作者：
宋威
方穗明
机构：
[1] 北京工业大学电子信息与控制工程学院
来源：
关键词：
现场可编程门阵列;
时钟;
全局时钟选择缓冲器;
电路时序;
D O I：
暂无
中图分类号：
TN79 [数字电路];
学科分类号：
080902 ;
摘要：
与ASIC(专用集成电路)的时钟电路相比,基于FPGA(现场可编程门阵列)的时钟电路有其自身的特点。FPGA一般提供专用时钟资源搭建时钟电路,相应的综合工具也能够自动使用这些资源,但是针对门控时钟和时钟分频电路,如果直接使用综合工具自动处理的结果,会造成较大的时钟偏差。通过合理使用DCM(数字时钟管理单元)和BUFG-MUX(全局时钟选择缓冲器)等FPGA的特殊资源,手动搭建时钟电路,可以尽可能地减少时钟偏差对电路时序的影响。
引用
收藏
页码：141 / 143
页数：3
相关论文