基于AD9854的DDS+PLL的时钟源设计

被引：8

作者：

吴银标

谢华

付在明

机构：

[1] 电子科技大学自动化工程学院

来源：

电子测量技术 | 2011年 / 34卷 / 08期

关键词：

直接数字频率合成; 集成锁相环; AD9854; FPGA;

D O I：

10.19651/j.cnki.emt.2011.08.015

中图分类号：

TN743 [混合法];

学科分类号：

080902 ;

摘要：

采用频率分段及直接数字频率合成技术和集成锁相环技术相结合的设计方法,来产生0.1 Hz1.1 GHz连续可调的时钟信号。利用FPGA控制DDS芯片、集成锁相环芯片、可编程分频器和多路选择器,顺利实现了利用集成锁相环芯片产生GHz的时钟输出信号。测试结果表明,输出的时钟信号的频率、抖动等性能指标能够满足设计要求。利用集成锁相环芯片产生GHz的输出信号是创新。

引用

收藏

页码：60 / 62

页数：3

相关论文

共 9 条

[1] 基于FPGA的调频噪声信号源的设计 [J].

周红艳 ;

彭云武 .

电子测量技术, 2010, 33 (09) :60-62+76

[2] 基于DDS+PLL技术频率合成器的设计与实现 [J].

陈科 ;

叶建芳 ;

马三涵 .

国外电子测量技术, 2010, 29 (04) :43-47

[3] 基于FPGA的双DDS任意波发生器设计与杂散噪声抑制方法 [J].

邓耀华 ;

吴黎明 ;

张力锴 ;

李业华 .

仪器仪表学报, 2009, 30 (11) :2255-2261

[4] 一种基于DDS+PLL结构的频率合成器的设计 [J].

蒋涛 ;

唐宗熙 ;

张彪 .

电子测量与仪器学报, 2009, 23 (10) :91-95

[5] 基于AD9858既能单频又能扫频的信号源设计 [J].

邹澎 ;

张海东 ;

马娜 ;

张志 .

微计算机信息, 2008, (28) :208-210+229

[6] 基于DDS+PLL的X波段频率合成器设计 [J].

胡志慧 ;

姜永华 ;

陈晓晨 ;

杨正芳 .

国外电子测量技术, 2008, (07) :39-41+57

[7] 无相位截断情况下DDS的幅度量化杂散特性分析 [J].

田新广 ;

李文法 ;

孙春来 ;

张尔扬 .

仪器仪表学报, 2008, (05) :914-920

[8] 基于DDS+PLL的高速宽带频率合成器的研究 [J].

刘全 ;

高俊 .

无线通信技术, 2007, (04) :57-60

[9] 采用DDS+PLL技术实现的L波段频率合成器 [J].

张伟 .

微计算机信息, 2005, (22) :159-161