A folded-channel MOSFET for deep-sub-tenth micron era

被引：234

作者：

Hisamoto, D

Lee, WC

Kedzierski, J

Anderson, E

Takeuchi, H

Asano, K

King, TJ

Bokor, J

Hu, CM

机构：

来源：

INTERNATIONAL ELECTRON DEVICES MEETING 1998 - TECHNICAL DIGEST | 1998年

关键词：

D O I：

10.1109/IEDM.1998.746531

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

收藏

页码：1032 / 1034

页数：3

相关论文

共 2 条

[1] IMPACT OF THE VERTICAL SOI DELTA STRUCTURE ON PLANAR DEVICE TECHNOLOGY [J].

HISAMOTO, D ;

KAGA, T ;

TAKEDA, E .

IEEE TRANSACTIONS ON ELECTRON DEVICES, 1991, 38 (06) :1419-1424

[2] Semiconductor thickness effects in the double-gate SOI MOSFET [J].

Majkusiak, B ;

Janik, T ;

Walczak, J .

IEEE TRANSACTIONS ON ELECTRON DEVICES, 1998, 45 (05) :1127-1134