A 4GHz 300mW 64b integer execution ALU with dual supply voltages in 90nm CMOS

被引：11

作者：

Mathew, S ^{[1
]}

Anders, M ^{[1
]}

Bloechel, B ^{[1
]}

Nguyen, T ^{[1
]}

Krishnamurthy, R ^{[1
]}

Borkar, S ^{[1
]}

机构：

[1] Intel Corp, Hillsboro, OR 97124 USA

来源：

2004 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE, DIGEST OF TECHNICAL PAPERS | 2004年 / 47卷

关键词：

D O I：

10.1109/ISSCC.2004.1332644

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：162 / 163

页数：2

共 6 条

[1] A sub-130-nm conditional keeper technique [J].

Alvandpour, A ;

Krishnamurthy, RK ;

Soumyanath, K ;

Borkar, SY .

[2]

Alvandpour A, 2003, ISSCC DIG TECH PAP I, V46, P112

[3]

[Anonymous], IEEE ISSCC

Mathew, S ;

Anders, M ;

Krishnamurthy, R ;

Borkar, S .

2002 SYMPOSIUM ON VLSI CIRCUITS, DIGEST OF TECHNICAL PAPERS, 2002, :126-127

[5]

SAGER D, 2001, ISSCC, P324

[6]

THOMPSON S, 2000, IEDM TECHNICAL DIGES, P61