A fully integrated 24GHz 8-path phased-array receiver in silicon

被引：40

作者：

Hashemi, H ^{[1
]}

Guan, X ^{[1
]}

Hajimiri, A ^{[1
]}

机构：

[1] Univ So Calif, Los Angeles, CA 90089 USA

来源：

2004 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE, DIGEST OF TECHNICAL PAPERS | 2004年 / 47卷

关键词：

D O I：

10.1109/ISSCC.2004.1332758

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：390 / 391

页数：2

共 4 条

[1] A 0.18μm BiCMOS technology featuring 120/100 GHz (fΤ/fmax) HBT and ASIC-compatible CMOS using copper interconnect [J].

Joseph, A ;

Coolbaugh, D ;

Zierak, M ;

Wuthrich, R ;

Geiss, P ;

He, Z ;

Liu, X ;

Orner, B ;

Johnson, J ;

Freeman, G ;

Ahlgren, D ;

Jagannathan, B ;

Lanzerotti, L ;

Ramachandran, V ;

Malinowski, J ;

Chen, H ;

Chu, J ;

Gray, P ;

Johnson, R ;

Dunn, J ;

Subbanna, S ;

Schonenberg, K ;

Harame, D ;

Groves, R ;

Watson, K ;

Jadus, D ;

Meghelli, M ;

Rylyakov, A .

PROCEEDINGS OF THE 2001 BIPOLAR/BICMOS CIRCUITS AND TECHNOLOGY MEETING, 2001, :143-146

[2]

Lu D., 2003, IEEE APS INT S DIG P, P134

[3] A 10-Gb/s CMOS clock and data recovery circuit with a half-rate binary phase/frequency detector [J].

Savoj, J ;

Razavi, B .

IEEE JOURNAL OF SOLID-STATE CIRCUITS, 2003, 38 (01) :13-21

[4]

0204 FCC

← 1 →