THE DESIGN AND PERFORMANCE OF CMOS 256K BIT DRAM DEVICES

被引：11

作者：

MOHSEN, A

KUNG, RI

SIMONSEN, CJ

SCHUTZ, J

MADLAND, PD

HAMDY, EZ

BOHR, MT

机构：

来源：

IEEE JOURNAL OF SOLID-STATE CIRCUITS | 1984年 / 19卷 / 05期

关键词：

D O I：

10.1109/JSSC.1984.1052197

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：610 / 618

页数：9

共 9 条

[1] A 70 NS HIGH-DENSITY 64K CMOS DYNAMIC RAM [J].

CHWANG, RJC ;

CHOI, M ;

CREEK, D ;

STERN, S ;

PELLEY, PH ;

SCHUTZ, JD ;

WARKENTIN, PA ;

BOHR, MT ;

YU, K .

IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1983, 18 (05) :457-463

[2]

HAMDY E, 1983, DEC IEDM, P172

[3]

IP W, 1984, FEB ISSCC, P138

[4]

ISHIHARA M, 1982, FEB P IEEE INT SOL S, P74

[5]

LIU S, 1982, FEB ISSCC, P234

[6] A HI-CMOSII 8K-BY-8 BIT STATIC RAM [J].

MINATO, O ;

MASUHARA, T ;

SASAKI, T ;

SAKAI, Y ;

HAYASHIDA, T ;

NAGASAWA, K ;

NISHIMURA, K ;

YASUI, T .

IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1982, 17 (05) :793-797

[7] A SUB-100 NS 256K-DRAM WITH OPEN BIT LINE SCHEME [J].

NAKANO, T ;

YABU, T ;

NOGUCHI, E ;

SHIRAI, K ;

MIYASAKA, K .

IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1983, 18 (05) :452-456

[8] AN N-WELL CMOS DYNAMIC RAM [J].

SHIMOHIGASHI, K ;

MASUDA, H ;

KAMIGAKI, Y ;

ITOH, K ;

HASHIMOTO, N ;

ARAI, E .

IEEE TRANSACTIONS ON ELECTRON DEVICES, 1982, 29 (04) :714-718

[9]

SUN R, 1977, DEC IEDM, P254

← 1 →