PECVD OXIDE STEP-COVERAGE CONSIDERATIONS FOR USE AS AN INTERLAYER DIELECTRIC IN CMOS DLM PROCESSING

被引：3

作者：

BRADER, SJH ^{[1
]}

QUINLAN, SC ^{[1
]}

机构：

[1] RACAL GRP RES CTR,VLSI R&D TECHNOL,READING RG2 OSB,ENGLAND

来源：

关键词：

D O I：

10.1149/1.2096255

中图分类号：

O646 [电化学、电解、磁化学];

学科分类号：

081704 ;

摘要：

引用

页码：2291 / 2294

页数：4

共 8 条

[1]

ADAMS AC, 1987, ELECTROCHEMICAL SOC, P375

[2]

BARTON D, 1986, 3RD P IEEE V MIC C S, P45

[3]

BRADER SJH, 1986, 3RD P IEEE V MIC C S, P58

[4]

FRITZSCHE H, 1986, 3RD P INT IEEE VLSI, P45

[5]

HOMMA Y, 1978, J ELCHEM SO, V125, P1531

[6] TAPERED SIO2 ETCH IN DIODE-TYPE REACTIVE ION ETCHING [J].

KUDOH, H ;

YOSHIDA, T ;

FUKUMOTO, M ;

OHZONE, T .

[7]

ROSLER RS, 1979, SOLID STATE TECHNOL, V22, P88

[8]

WALKER MJ, 1986, 3RD P IEEE V MIC C S, P225