DRAIN-INDUCED BARRIER-LOWERING ANALYSIS IN VLSI MOSFET DEVICES USING TWO-DIMENSIONAL NUMERICAL SIMULATIONS

被引：56

作者：

CHAMBERLAIN, SG

RAMANAN, S

机构：

来源：

IEEE TRANSACTIONS ON ELECTRON DEVICES | 1986年 / 33卷 / 11期

关键词：

D O I：

10.1109/T-ED.1986.22737

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

收藏

页码：1745 / 1753

页数：9

相关论文

共 23 条

[21] VLSI LIMITATIONS FROM DRAIN-INDUCED BARRIER LOWERING [J].

TROUTMAN, RR .

IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1979, 14 (02) :383-391

[22] ION-IMPLANTED THRESHOLD TAILORING FOR INSULATED GATE FIELD-EFFECT TRANSISTORS [J].

TROUTMAN, RR .

IEEE TRANSACTIONS ON ELECTRON DEVICES, 1977, 24 (03) :182-192

[23] A SIMPLE AND CONTINUOUS MOSFET MODEL [J].

WRIGHT, GT .

IEEE TRANSACTIONS ON ELECTRON DEVICES, 1985, 32 (07) :1259-1263