PREVENTION OF CMOS LATCH-UP BY GOLD DOPING

被引：25

作者：

DAWES, WR ^{[1
]}

DERBENWICK, GF ^{[1
]}

机构：

[1] SANDIA LABS,ALBUQUERQUE,NM 87115

来源：

关键词：

D O I：

10.1109/TNS.1976.4328618

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：2027 / 2030

页数：4

共 7 条

[1]

BAKONOWSKI AE, 1960, BELL SYSTEM TECH J, V39, P87

[2] ELECTRICAL PROPERTIES OF GOLD AT SILICON-DIELECTRIC INTERFACE [J].

BROTHERT.SD .

DERBENWICK, GF ;

GREGORY, BL .

FOSSUM, JG ;

DERBENWICK, GF ;

GREGORY, BL .

[5] LATCH-UP IN CMOS INTEGRATED-CIRCUITS [J].

GREGORY, BL ;

SHAFER, BD .

[6] COST-SIZE OPTIMA OF MONOLITHIC INTEGRATED CIRCUITS [J].

MURPHY, BT .

[7]

SHAFER BD, 1975, SAND760371 SAND LAB