REALISATION OF CELLULAR ARITHMETIC CELLS BY THRESHOLD-LOGIC ASSEMBLIES

被引：1

作者：

HURST, SL

机构：

来源：

关键词：

D O I：

10.1049/el:19700349

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：501 / &

共 8 条

[1]

AMODEI JJ, 1967, P ISSCC, P114

[2] HIGH-SPEED ITERATIVE MULTIPLIER [J].

BURTON, DP ;

NOAKS, DR .

[3] CELLULAR ARRAYS FOR BINARY DIVISION [J].

DEAN, KJ .

PROCEEDINGS OF THE INSTITUTION OF ELECTRICAL ENGINEERS-LONDON, 1970, 117 (05) :917-&

[4] VERSATILE MULTIPLIER ARRAYS [J].

DEAN, KJ .

[5]

DEAN KJ, 1969, RADIO ELECTRON ENGR, V37, P225

[6] ITERATIVE LOGICAL NETWORK FOR PARALLEL MULTIPLICATION [J].

HOFFMANN, JC ;

LACAZE, B ;

CSILLAG, P .

HURST, SL .

[8]

LEWIS PM, 1967, ELECTRON DES, V22, P66