A VARIABLE DELAY-LINE PLL FOR CPU - COPROCESSOR SYNCHRONIZATION

被引：135

作者：

JOHNSON, MG

HUDSON, EL

机构：

来源：

关键词：

D O I：

10.1109/4.5947

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：1218 / 1223

页数：6

共 6 条

[1] A NOVEL PRECISION MOS SYNCHRONOUS DELAY-LINE [J].

BAZES, M .

[2] A 32-BIT VLSI CPU WITH 15-MIPS PEAK PERFORMANCE [J].

FORSYTH, M ;

JAFFE, WS ;

TANKSALVALA, D ;

WHEELER, J ;

YETTER, J .

[3] CHARGE-PUMP PHASE-LOCK LOOPS [J].

GARDNER, FM .

[4] DESIGN OF PLL-BASED CLOCK GENERATION CIRCUITS [J].

JEONG, DK ;

BORRIELLO, G ;

HODGES, DA ;

KATZ, RH .

[5]

JOHNSON MG, 1988, FEB ISSCC, P142

[6]

MOUSSOURIS J, 1986 P COMPCON IEEE, P126