ESTIMATING INTERLOCK AND IMPROVING BALANCE FOR PIPELINED ARCHITECTURES

被引：57

作者：

CALLAHAN, D ^{[1
]}

COCKE, J ^{[1
]}

KENNEDY, K ^{[1
]}

机构：

[1] IBM CORP,AUSTIN,TX 78767

来源：

关键词：

D O I：

10.1016/0743-7315(88)90002-0

中图分类号：

TP301 [理论、方法];

学科分类号：

081202 ;

摘要：

引用

页码：334 / 358

页数：25

共 20 条

[11]

HENNESSY J, 1983, ACM T PROGR LANG SYS, V5, P422, DOI 10.1145/2166.357217

[12]

KENNEDY K, 1980, 4760294 RIC U DEP MA

[13]

NICOLAU A, 1987, JUN P INT C SUP ATH

[14] ADVANCED COMPILER OPTIMIZATIONS FOR SUPERCOMPUTERS [J].

PADUA, DA ;

WOLFE, MJ .

[15]

SETHI R, 1970, JACM, V17, P4

[16]

Tarjan Robert, 1972, SIAM J COMPUT, V1, P2

[17]

WARREN J, 1984, 11TH ANN ACM S PRINC, P272

[18]

WOLFE M, 1986, 1986 P INT C PAR PRO

[19]

WOLFE MJ, 1982, THESIS U ILLINOIS UR

[20]

[No title captured]