三相电压不平衡条件下锁相环的设计与实现

为了保证并网逆变器、静止同步补偿器等电力电子装置在三相不平衡、畸变或电压突降条件下正常工作,要求必须研究使用高性能锁相电路跟踪检测技术,能够快速、准确地锁定正序基波电压相位。本文针对三相电压不平衡等现象研究了锁相环的设计及实现,主要包括以下几方面: 首先,介绍了课题研究的背景及意义,并对锁相环的工作原理、种类及其发展状况作了较为全面的综述,总结了并网变换器对锁相环技术的基本要求。其次,在分析基于单同步参考坐标系的软件锁相环(SSRF SPLL)的结构和工作原理的基础上,建立其数学模型,分析系统的稳态及动态性能,给出畸变电压下系统的追踪误差,并利用PSCAD/EMTDC软件对其进行仿真研究,结果显示该锁相环在三相电压不平衡时锁相精度不理想。 再次,根据电压不平衡条件下基于解耦双同步参考坐标系的软件锁相环(DDSRF SPLL)的设计思想,推导出双同步参考坐标系下正负序电压的解耦关系式,进行了多同步参考坐标系下正负序电压的解耦网络分析,建立了能够准确、快速地锁定正序电压的DDSRF SPLL结构模型。仿真结果表明该方法能有效抑制输入电压的不平衡扰动,保证了锁相环的高性能输出。 然后,介绍基于对称分量法的单同步坐标系锁相环(EPLL-SSRF SPLL)的工作原理,利用增强型锁相环和计算单元提取正序分量,建立EPLL-SSRF SPLL的结构模型,研究动态参数对其性能的影响,仿真验证了该锁相环在电压畸变时具有良好性能。最后,设计了三相交流电压检测和调理电路及锁相输出电路,选用C8051F410单片机作为控制单元,搭建了锁相环系统的硬件平台;给出系统的程序结构、主程序和中断服务程序的流程图,介绍提高算法实时性的措施,编制C语言源程序代码;对系统硬件和软件进行了调试,实现了三种锁相环的功能。实验结果验证了理论分析及仿真结果的正确性和可行性。