数字集成电路低功耗设计技术的研究及应用

功耗优化是现代 VLSI 设计的关键技术。日益增长的便携式电子产品市场,比如 PDA、移动电话、数字摄像机和数码相机等都对低功耗有着迫切需求,它们不断推动着这个领域的研究与发展。另外,功耗问题也已经成为 VLSI 设计所必须考虑的一个关键问题。随着芯片集成度的增长,散热问题成为影响设计可靠性和封装成本的主要因素。所有这些使得功耗优化将成为 VLSI 设计中面临的核心问题。 本文研究了低功耗技术在 VLSI 设计中的应用,并实现了 JPEG2000 编码器芯片的低功耗设计。论文首先研究了国内外已经提出的从系统级到版图级的各种低功耗设计技术,然后对其中三种最有效的低功耗技术(包括门控时钟技术、总线翻转技术和多电压技术)进行了深入研究,并完成了这三种低功耗技术的VLSI 结构设计与实现。门控时钟技术是一种最常用的低功耗技术,本文着重研究了寄存器门控时钟技术,并对此技术中可能出现的可测性问题和时序问题进行了分析、解决;对于 RISC 微处理器,门控时钟技术可以降低功耗 18.8%。总线翻转技术对于存在大量总线数据交换的设计非常有效。论文主要研究了总线翻转技术的概率模型和开关特性,并通过一些基准电路对总线翻转技术及其改进技术进行了对比;对于 RISC 微处理器,总线翻转低功耗技术可以降低功耗11%。由于 CMOS 电路功耗与电压的平方成正比,使得多电压技术成为一种非常有效的低功耗技术。本文主要研究了 Dual Voltage Scaling(DVS)技术的五个关键问题,并且提出了一种容易集成到现有设计流程的新的设计流程;对于 RISC微处理器,DVS 技术可以降低功耗 28.5%。 最后,采用以上三种低功耗设计技术,基于 UMC 0.18um 6 层金属工艺,论文完成了低功耗 JPEG2000 编码器芯片的版图设计,逻辑规模为 35 万等效门(标准二输入与非门),存储规模为 30 片共 1Mbits SRAM,管芯面积为9.9mmx4.9mm;核心部分供电电压为 1.8V,I/O 部分为 3.3V;工作频率 DWT 部分 50MHz,EBCOT 部分 100MHz;功耗为 465mW(采用 Synopsys 公司的 PrimePower 仿真测得结果),降低了 54%。