共 50 条
[1]
[2]
[3]
[4]
[5]
[6]
[7]
[8]
[9]
[10]
一种FPGA原型验证板堆叠的时钟同步装置
被引：0
专利类型：
实用新型
申请号：
CN202322128651.6
申请日：
2023-08-09
公开(公告)号：
CN220367554U
公开(公告)日：
2024-01-19
发明(设计)人：
郝智翔
李俊华
申请人：
北京汤谷软件技术有限公司
申请人地址：
100000 北京市大兴区北京经济技术开发区科谷一街8号院6号楼4层401(北京自贸试验区高端产业片区亦庄组团)
IPC主分类号：
G06F1/12
IPC分类号：
代理机构：
北京润捷智诚知识产权代理事务所(普通合伙) 11831
代理人：
安利霞
法律状态：
授权
国省代码：
安徽省
宣城市
引用
下载
收藏
法律状态
| 法律状态公告日 | 法律状态 | 法律状态信息 |
| 2024-01-19 | 授权 | 授权 |