学术探索
学术期刊
学术作者
新闻热点
数据分析
智能评审
個々のメモリセルが読み出し、プログラミング、及び消去される3ゲートフラッシュメモリセルアレイ[ja]
被引:0
申请号
:
JP20190510586
申请日
:
2017-05-11
公开(公告)号
:
JP2019519124A
公开(公告)日
:
2019-07-04
发明(设计)人
:
申请人
:
申请人地址
:
IPC主分类号
:
H10B41/30
IPC分类号
:
G11C16/04
H01L21/336
H01L29/788
H01L29/792
H10B41/10
H10B51/30
H10B69/00
代理机构
:
代理人
:
法律状态
:
国省代码
:
引用
下载
收藏
法律状态
法律状态公告日
法律状态
法律状态信息
共 50 条
[1]
メモリセルのストリングを含むメモリアレイ、及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法[ja]
[P].
日本专利
:JP2024543564A
,2024-11-21
[2]
メモリセルのストリングを含むメモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法[ja]
[P].
日本专利
:JP2023527517A
,2023-06-29
[3]
メモリセルのストリングを含むメモリアレイ、及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法[ja]
[P].
日本专利
:JP2024531173A
,2024-08-29
[4]
メモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法[ja]
[P].
日本专利
:JP2023500438A
,2023-01-06
[5]
スプリットゲート、ツインビット不揮発性メモリセル[ja]
[P].
日本专利
:JP2019515495A
,2019-06-06
[6]
3Dメモリセル、アレイアーキテクチャ及びプロセス[ja]
[P].
日本专利
:JP2025528824A
,2025-09-02
[7]
high−k、金属ゲートCMOSプロセスフローへのメモリトランジスタの集積[ja]
[P].
日本专利
:JP2016536807A
,2016-11-24
[8]
デプレッションモード浮遊ゲートチャネルを備えた分割ゲートメモリセル、及びその製造方法[ja]
[P].
日本专利
:JP2015529975A
,2015-10-08
[9]
ワード線ゲートの上方に配設された消去ゲートを有するスプリットゲート不揮発性メモリセル、及びその作製方法[ja]
[P].
日本专利
:JP2023544019A
,2023-10-19
[10]
デュアルスイッチングメモリ素子およびその製造方法[ja]
[P].
日本专利
:JP2025141872A
,2025-09-29
←
1
2
3
4
5
→