FPGA芯片的层次化静态时序分析方法及系统

被引：0

专利类型：

发明

申请号：

CN202411033713.8

申请日：

2024-07-30

公开(公告)号：

CN119026542A

公开(公告)日：

2024-11-26

发明(设计)人：

孙斌程祖哲朱春

申请人：

上海安路信息科技股份有限公司

申请人地址：

200434 上海市虹口区纪念路500号5幢202室

IPC主分类号：

G06F30/3315

IPC分类号：

G06F30/337

代理机构：

上海一平知识产权代理有限公司 31266

代理人：

竺云;成春荣

法律状态：

公开

国省代码：

上海市市辖区

引用

下载

收藏

法律状态

法律状态公告日	法律状态	法律状态信息
2024-11-26	公开	公开
2024-12-13	实质审查的生效	实质审查的生效IPC(主分类):G06F 30/3315申请日:20240730

共 50 条

[1]

芯片层次化物理设计中的静态时序分析方法及装置 [P].

孙一 ;

郝志刚 ;

陆炳华 ;

彭涛 ;

陆辰鸿 .

中国专利 :CN109145320B ,2019-01-04

[2]

FPGA静态时序分析方法 [P].

杨兴 ;

张海涛 .

中国专利 :CN108073771B ,2018-05-25

[3]

静态时序分析方法及静态时序分析系统 [P].

陈英杰 ;

余美俪 ;

罗幼岚 .

中国专利 :CN117556755A ,2024-02-13

[4]

一种基于多FPGA的系统静态时序分析方法 [P].

郭静静 ;

赵东敏 ;

张少辉 ;

张姚鑫 ;

黄海平 ;

蔡志匡 .

中国专利 :CN114742001A ,2022-07-12

[5]

FPGA电路中的静态时序分析方法、装置、设备及介质 [P].

杨鑫钰 ;

黄侃 ;

邹炎 .

中国专利 :CN119272677A ,2025-01-07

[6]

使用基于样本的静态时序基础结构的同步多角静态时序分析 [P].

P·甘塔 ;

A·戈尔 ;

F·P·塔拉泊芮瓦拉 ;

M·奥夫钦尼科夫 ;

J·刘 ;

K·卡库卡卡 .

中国专利 :CN103403719A ,2013-11-20

[7]

网表化简时序模型的构建方法及静态时序分析方法 [P].

李艳荣 ;

孙亚强 ;

王俊杰 ;

邹炎 .

中国专利 :CN116502578B ,2024-04-16

[8]

一种基于FPGA的静态时序分析延迟计算加速系统及方法 [P].

罗召建 ;

陈刚 .

中国专利 :CN113822003B ,2021-12-21

[9]

耦合互连线的静态时序分析的优化 [P].

董刚 ;

姜国伟 ;

杨银堂 .

中国专利 :CN102495917A ,2012-06-13

[10]

一种用于FPGA静态时序分析的并行优化方法 [P].

邵晨育 ;

王硕 ;

田春生 ;

周婧 ;

陈雷 ;

周冲 ;

庞永江 ;

张瑶伟 ;

王卓立 ;

步远航 .

中国专利 :CN119849400A ,2025-04-18

← 1 2 3 4 5 →