一种用于FPGA静态时序分析的并行优化方法

被引：0

专利类型：

发明

申请号：

CN202411811231.0

申请日：

2024-12-10

公开(公告)号：

CN119849400A

公开(公告)日：

2025-04-18

发明(设计)人：

邵晨育王硕田春生周婧陈雷周冲庞永江张瑶伟王卓立步远航

申请人：

北京微电子技术研究所西北工业大学

申请人地址：

100076 北京市丰台区东高地四营门北路二号

IPC主分类号：

G06F30/3315

IPC分类号：

G06F30/34 G06F111/06 G06F123/02

代理机构：

北京市恒有知识产权代理事务所(普通合伙) 11576

代理人：

郭文浩;尹文会

法律状态：

公开

国省代码：

北京市

引用

下载

收藏

法律状态

法律状态公告日	法律状态	法律状态信息
2025-04-18	公开	公开
2025-05-06	实质审查的生效	实质审查的生效IPC(主分类):G06F 30/3315申请日:20241210

共 50 条

[1]

FPGA静态时序分析方法 [P].

杨兴 ;

张海涛 .

中国专利 :CN108073771B ,2018-05-25

[2]

一种基于多FPGA的系统静态时序分析方法 [P].

郭静静 ;

赵东敏 ;

张少辉 ;

张姚鑫 ;

黄海平 ;

蔡志匡 .

中国专利 :CN114742001A ,2022-07-12

[3]

静态时序分析方法及静态时序分析系统 [P].

陈英杰 ;

余美俪 ;

罗幼岚 .

中国专利 :CN117556755A ,2024-02-13

[4]

FPGA芯片的层次化静态时序分析方法及系统 [P].

孙斌 ;

程祖哲 ;

朱春 .

中国专利 :CN119026542A ,2024-11-26

[5]

一种优化时序的FPGA布局布线方法 [P].

余乐 ;

郭宝金 ;

于重重 .

中国专利 :CN117556758B ,2025-03-21

[6]

一种优化时序的FPGA布局布线方法 [P].

余乐 ;

郭宝金 ;

于重重 .

中国专利 :CN117556758A ,2024-02-13

[7]

耦合互连线的静态时序分析的优化 [P].

董刚 ;

姜国伟 ;

杨银堂 .

中国专利 :CN102495917A ,2012-06-13

[8]

内存优化型静态时序分析方法及其系统 [P].

朱春 ;

谢丁 .

中国专利 :CN109710998A ,2019-05-03

[9]

一种基于FPGA的静态时序分析延迟计算加速系统及方法 [P].

罗召建 ;

陈刚 .

中国专利 :CN113822003B ,2021-12-21

[10]

FPGA电路中的静态时序分析方法、装置、设备及介质 [P].

杨鑫钰 ;

黄侃 ;

邹炎 .

中国专利 :CN119272677A ,2025-01-07

← 1 2 3 4 5 →