AN 8-BIT 2-NS MONOLITHIC DAC

被引：5

作者：

KAMOTO, T

AKAZAWA, Y

SHINAGAWA, M

机构：

来源：

IEEE JOURNAL OF SOLID-STATE CIRCUITS | 1988年 / 23卷 / 01期

关键词：

D O I：

10.1109/4.270

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

收藏

页码：142 / 146

页数：5

相关论文

共 5 条

[1] A DESIGN AND PACKAGING TECHNIQUE FOR A HIGH-GAIN, GIGAHERTZ-BAND SINGLE-CHIP AMPLIFIER [J].

AKAZAWA, Y ;

ISHIHARA, N ;

WAKIMOTO, T ;

KAWARADA, K ;

KONAKA, S .

IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1986, 21 (03) :417-423

[2]

AKAZAWA Y, 1987, ISSCC, P98

[3]

MAIO K, 1985, ISSCC, P78

[4] HIGH-GAIN EQUALIZING AMPLIFIER INTEGRATED-CIRCUITS FOR A GIGABIT OPTICAL REPEATER [J].

OHARA, M ;

AKAZAWA, Y ;

ISHIHARA, N ;

KONAKA, S .

IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1985, 20 (03) :703-707

[5] GIGABIT LOGIC BIPOLAR TECHNOLOGY - ADVANCED SUPER SELF-ALIGNED PROCESS TECHNOLOGY [J].

SAKAI, T ;

KONAKA, S ;

KOBAYASHI, Y ;

SUZUKI, M ;

KAWAI, Y .

ELECTRONICS LETTERS, 1983, 19 (08) :283-284