8位高速RISC微处理器的设计

被引：1

作者：

姜岩峰

张晓波

机构：

[1] 北方工业大学信息工程学院微电子中心

[2] 北方工业大学信息工程学院微电子中心北京

[3] 北京

来源：

电子与封装 | 2005年 / 05期

关键词：

RISC; 处理器; 高速;

D O I：

10.16257/j.cnki.1681-1070.2005.05.007

中图分类号：

TP332 [运算器和控制器（CPU）];

学科分类号：

摘要：

本文按照自上而下的系统级设计思想,进行系统功能结构的划分。利用VerilogHDL进行寄存器传输级的描述,完成了与其他同类产品兼容的,具有取指、译码、执行和回写四级流水线,一条指令只用一个时钟周期(个别跳转指令例外)的RISC微处理器IP软核的设计。并通过版图设计的考虑,探讨了提高所设计微处理器的时钟速度的方法。

引用

页码：26 / 29

页数：4