基于SoPC的人工神经网络的硬件实现方法

被引：4

作者：

潘峥嵘 ^{[1
]}

张赵良 ^{[1
]}

朱菊香 ^{[2
]}

机构：

[1] 兰州理工大学电气工程与信息工程学院

[2] 江南大学信息与控制工程学院

来源：

电子测量技术 | 2009年 / 32卷 / 06期

关键词：

FPGA; SoPC; 神经网络; Avalon片内总线;

D O I：

10.19651/j.cnki.emt.2009.06.032

中图分类号：

TP183 [人工神经网络与计算];

学科分类号：

081104 ; 0812 ; 0835 ; 1405 ;

摘要：

提出了一种基于SoPC的神经网络的硬件实现方法,该方法以FPGA器件为硬件载体,NIOSII软核处理器为CPU,Avalon片内总线为数据交换架构。研究了多层前馈神经网络在FPGA上的实现方法,描述了神经网络模块与Avalon片内总线的接口技术。整个系统在Altera的EP2C8Q208C8器件上实现,结果表明,该方法的应用不仅提高了人工神经网络的运算速度,还提高了整个系统的灵活性。

引用

页码：116 / 118+123 +123

页数：4

共 8 条

[1] NIOS Ⅱ处理器中定制指令的设计与实现 [J].