共 13 条
基于FPGA的UART设计与实现
被引：19
作者：
杨扬
叶芃
李力
机构：
[1] 电子科技大学自动化工程学院
来源：
关键词：
Verilog HDL;
FPGA;
UART;
SignalTapⅡ;
D O I：
10.19651/j.cnki.emt.2011.07.021
中图分类号：
TN791 [];
TN859 [其他];
学科分类号：
080902 ;
0810 ;
081001 ;
摘要：
为在CPCI总线数字I/O模块上实现UART(universal asynchronous receiver transmitter,通用异步接收发送器)接收功能,提出了一种基于现场可编程门阵列器件(FPGA)的UART设计与实现方案。在Altera Quartus Ⅱ开发平台上采用Verilog HDL语言和其自带的IP CORE实现UART的接收。最后借助于QuartusⅡ集成开发环境中提供的SignalTapⅡ嵌入式逻辑分析仪进行验证,结果表明,该UART工作稳定可靠。
引用
收藏
页码：80 / 82+94
+94
页数：4
相关论文