RS(63,45)编译码器的设计与FPGA实现

被引:4
作者
郭勇
杨欢
机构
[1] 南京北方电子信息科技集团有限公司产品研发中心
关键词
RS编码; 关键方程; Chien氏搜索; Forney模块; RiBM算法;
D O I
暂无
中图分类号
TN911.22 [信道编码理论];
学科分类号
070104 ; 081101 ;
摘要
里德-索罗门(RS)编码是一类具有很强纠错能力的多进制BCH编码,它不但可以纠正随机错误,也能纠正突发错误。首先介绍了伽罗华域加法器和乘法器的设计,然后详细地阐述了RS(63,45)编译码器各模块的设计原理。对编译码器各模块先用Matlab进行设计,验证设计的正确性,再对译码器模块进行纠错性能测试。时序仿真结果表明,该译码器能实现最大的纠错能力。设计的编译码器能运用到实际的无线通信系统中去。
引用
收藏
页码:54 / 57
页数:4
相关论文
共 5 条
[1]   Reed-Solomon编译码器的设计与FPGA实现 [J].
戴小红 ;
潘志文 .
现代电子技术, 2006, (03) :119-121+124
[2]   RS(255,223)译码器的设计与FPGA实现 [J].
严来金 ;
李明 ;
王梦 .
微计算机信息, 2005, (01) :148-149
[3]   RS编解码在FPGA上的实现 [J].
赵大勇 ;
卓志敏 .
信息技术, 2003, (10) :10-11+38
[4]  
基于Verilog HDL的通信系统设计.[M].陈曦等; 编著.中国水利水电出版社.2009,
[5]  
差错控制编码.[M].()林舒(Lin;S);()科斯特洛(Costell;D.J.)著;王育民;王新梅译;.人民邮电出版社.1986,