多FPGA验证平台引脚限制的解决方案

被引：5

作者：

胡文彬 ^{[1
]}

吴剑旗 ^{[1
,2
]}

洪一 ^{[1
,2
]}

机构：

[1] 合肥工业大学计算机与信息学院

[2] 中国电子科技集团第研究所

来源：

合肥工业大学学报(自然科学版) | 2010年 / 33卷 / 10期

关键词：

引脚限制; 多FPGA系统; LVDS技术; 原型验证;

D O I：

暂无

中图分类号：

TN791 [];

学科分类号：

080902 ;

摘要：

随着用户设计规模的增大,FPGA验证成为IC设计者普遍采用的方式。多FPGA系统受限于有限的片间互连线数量,设计划分变得困难。文章分析了多FPGA验证的设计流程,具体描述了IC设计划分的步骤,用Verilog语言实现了IO复用模块,提升了多FPGA验证平台的性能。该方案的设计与实现可作为多FPGA系统模块划分时IO解决方案的参考。

引用

页码：1519 / 1522

页数：4