CMOS/SOI64Kb静态随机存储器附视频

被引：5

作者：

韩郑生

周小茵

海潮和

刘忠立

吴德馨

机构：

[1] 中国科学院微电子研究和发展中心!北京

[2] 中国科学院半导体研究所!北京

来源：

半导体学报 | 2001年 / 01期

关键词：

ATD电路; DWL技术; SOIESD电路; 两级灵敏放大器;

D O I：

暂无

中图分类号：

TP333 [存贮器];

学科分类号：

081201 ;

摘要：

对一种 CMOS/ SOI6 4Kb静态随机存储器进行了研究 ,其电路采用 8K× 8的并行结构体系 .为了提高电路的速度 ,采用地址转换监控 ( Address- Translate- Detector,ATD)、两级字线 ( Double- Word- L ine,DWL)和新型的两级灵敏放大等技术 ,电路存取时间仅 40 ns;同时 ,重点研究了 SOI静电泄放 ( Electrostatic- Discharge,ESD)保护电路和一种改进的灵敏放大器 ,设计出一套全新 ESD电路 ,其抗静电能力高达 42 0 0— 45 0 0 V.SOI6 4KbCMOS静态存储器采用 1.2 μm SOI CMOS抗辐照工艺技术 ,芯片尺寸为 7.8m m× 7.2 4mm

引用

页码：47 / 52

页数：6