一种循环冗余校验码的设计及VHDL语言实现

被引：1

作者：

尹晓琦

机构：

[1] 淮阴工学院

来源：

关键词：

CRC; EDA; VHDL语言;

D O I：

暂无

中图分类号：

TN911.22 [信道编码理论];

学科分类号：

070104 ; 081101 ;

摘要：

介绍了CRC码编码、译码原理,以EDA设计软件MAX+plusⅡ为基础,利用VHDL语言设计了CRC(17,12)码编码器和译码器,所设计的编码器可将任意12位信息位转换为17位CRC码,并给出了该编码器和译码器在MAX+plusⅡ软件平台下的仿真结果。

引用

页码：39 / 43

页数：5

共 7 条

[1] 一种快速循环冗余校验算法的Verilog实现 [J].

黄熙 .

[2] CRC码的Simulink仿真实验 [J].

陆正福 ;

官金兰 ;

吴立芝 .

[3] CRC码的FPGA实现附视频 [J].

叶懋 ;

刘宇红 ;

刘桥 .

[4] CRC编码算法研究与实现 [J].

李宥谋 ;

房鼎益 .

唐鹏程 ;

邹久朋 .

[6]

基于FPGA的嵌入式开发与应用.[M].徐光辉;程东旭;黄如等编著;.电子工业出版社.2006,

[7]

通信原理.[M].樊昌信等编著;.国防工业出版社.2001,