学术探索
学术期刊
新闻热点
数据分析
智能评审

ANALYSIS OF INTERCONNECTION DELAY ON VERY HIGH-SPEED LSI VLSI CHIPS USING AN MIS MICROSTRIP LINE MODEL

被引：23
作者：
HASEGAWA, H
SEKI, S
机构：
来源：
IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES | 1984年 / 32卷 / 12期
关键词：
D O I：
10.1109/TMTT.1984.1132921
中图分类号：
TM [电工技术]; TN [电子技术、通信技术];
学科分类号：
0808 ; 0809 ;
摘要：
引用
收藏
页码：1721 / 1727
页数：7
相关论文
共 25 条
[21]   SPEED LIMITATIONS DUE TO INTERCONNECT TIME CONSTANTS IN VLSI INTEGRATED-CIRCUITS [J].
SINHA, AK ;
COOPER, JA ;
LEVINSTEIN, HJ .
ELECTRON DEVICE LETTERS, 1982, 3 (04) :90-92
[22]  
SOLOMON PM, 1982, P IEEE, V70
[23]  
SUGETA T, 1984, 42ND IEEE ANN DEV RE
[24]   A SIMPLE FORMULA FOR THE ESTIMATION OF THE CAPACITANCE OF TWO-DIMENSIONAL INTERCONNECTS IN VLSI CIRCUITS [J].
YUAN, CP ;
TRICK, TN .
ELECTRON DEVICE LETTERS, 1982, 3 (12) :391-393
[25]  
YUAN HT, 1982, IEEE T ELECTRON DEV, V29, P639
123