BELOW 20 PS GATE OPERATION WITH GAAS SAINT FETS AT ROOM-TEMPERATURE

被引：16

作者：

YAMASAKI, K

YAMANE, Y

KURUMADA, K

机构：

来源：

关键词：

D O I：

10.1049/el:19820406

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：592 / 593

页数：2

共 4 条

DELAGEBEAUDEUF, D ;

LAVIRON, M ;

DELESCLUSE, P ;

TUNG, PN ;

CHAPLART, J ;

LINH, NT .

[2] PLANAR NORMALLY-OFF GAAS JFET FOR HIGH-SPEED LOGIC-CIRCUITS [J].

KATO, Y ;

DOHSEN, M ;

KASAHARA, J ;

TAIRA, K ;

WATANABE, N .

YAMASAKI, K ;

ASAI, K ;

MIZUTANI, T ;

KURUMADA, K .

[4]

YOKOYAMA N, 1981, IEEE ISSCC, P218