AREA OVERHEAD ANALYSIS OF SEF - A DESIGN METHODOLOGY FOR TOLERATING SEU

被引：1

作者：

BLAQUIERE, Y

SAVARIA, Y

机构：

来源：

关键词：

D O I：

10.1109/TNS.1987.4337503

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：1481 / 1486

页数：6

共 12 条

[1]

BLAQUIERE Y, 1986, THESIS ECOLE POLYTEC

[2]

BLAQUIERE Y, 1986, NOV CAN C VER LARG S, P26

[3] CONSIDERATIONS FOR SINGLE EVENT IMMUNE VLSI LOGIC [J].

DIEHL, SE ;

VINSON, JE ;

SHAFER, BD ;

MNICH, TM .

[4]

Hodges D., 1983, ANAL DESIGN DIGITAL

[5]

KATEVENIS M, 1984, REDUCED INSTRUCTION

[6]

MAVOR J, 1983, INTRO MOS LSI DESIGN

[7]

OLDAM TR, 1983, IEEE T NUCLEAR SCI, V30, P4493

[8] A THEORY FOR THE DESIGN OF SOFT-ERROR-TOLERANT VLSI CIRCUITS [J].

SAVARIA, Y ;

HAYES, JF ;

RUMIN, NC ;

AGARWAL, VK .

[9]

SAVARIA Y, 1985, IEEE P, V74, P669

[10]

Savaria Yvon, 1985, THESIS MCGILL U