A PLANARIZED SIO2 INTERLAYER DIELECTRIC WITH BIAS-CVD

被引：14

作者：

MCINERNEY, EJ ^{[1
]}

AVANZINO, SC ^{[1
]}

机构：

[1] ADV MICRO DEVICES INC,VSLI RES GRP,SUNNYVALE,CA 94086

来源：

关键词：

D O I：

10.1109/T-ED.1987.22971

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：615 / 620

页数：6

共 7 条

[1]

BOX GEP, 1978, STATISTICS EXPT

[2]

HAZUKI Y, 1986, 3RD P INT IEEE VLSI, P121

[3]

KOYAMA L, 1985, 2ND P INT IEEE VLSI, P45

[4] SIO2 PLANARIZATION BY 2-STEP RF BIAS-SPUTTERING [J].

MOGAMI, T ;

MORIMOTO, M ;

OKABAYASHI, H ;

NAGASAWA, E .

JOURNAL OF VACUUM SCIENCE & TECHNOLOGY B, 1985, 3 (03) :857-861

[5]

MURPHY TD, 1977, CHEM ENG 0606, P168

SMITH, GC ;

PURDES, AJ .

[7] STUDY OF PLANARIZED SPUTTER-DEPOSITED SIO2 [J].

TING, CY ;

VIVALDA, VJ ;

SCHAEFER, HG .

JOURNAL OF VACUUM SCIENCE & TECHNOLOGY, 1978, 15 (03) :1105-1112