OPTIMIZATION OF CMOS ARBITER AND SYNCHRONIZER CIRCUITS WITH SUBMICROMETER MOSFETS

被引：31

作者：

SAKURAI, T

机构：

来源：

关键词：

D O I：

10.1109/4.340

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：901 / 906

页数：6

共 27 条

[1]

AHO AV, UNIX MANUAL

[2]

BARBER FE, 1985, FEB ISSCC, P44

[3]

CARR I, 1966, IEEE T ELECTRON COMP, V15, P108

[4]

CHANEY TJ, 1983, IEEE T COMPUT, V32, P1207, DOI 10.1109/TC.1983.1676187

[5] ANOMALOUS BEHAVIOR OF SYNCHRONIZER AND ARBITER CIRCUITS [J].

CHANEY, TJ ;

MOLNAR, CE .

[6]

CHANEY TJ, 1966, 10 WASH U COMP SYST

[7]

CHANEY TJ, 1972, SEP P COMPCON 72 IEE, P317

COURANZ, GR ;

WANN, DF .

[9]

ELINEAU G, 1977, IEEE T COMPUT, V26, P1277, DOI 10.1109/TC.1977.1674789

[10] SYNCHRONIZATION RELIABILITY IN CMOS TECHNOLOGY [J].

FLANNAGAN, ST .