SINGLE TRANSISTOR MOS RAM USING A SHORT-CHANNEL MOS-TRANSISTOR

被引：10

作者：

IEDA, N

OHMORI, Y

TAKEYA, K

YANO, T

机构：

来源：

关键词：

D O I：

10.1109/JSSC.1978.1051022

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：218 / 224

页数：7

共 12 条

[1]

AHLQUIST CN, 1976, ISSCC DIGEST TECH PA, P128

BOLL, HJ ;

LYNCH, WT .

[3]

CRAWFORD RH, 1967, MOS FET CIRCUIT DESI, P29

[4] PERIPHERAL CIRCUITS FOR ONE TRANSISTOR CELL MOS RAMS [J].

FOSS, RC ;

HARLAND, R .

[5]

HELLER LG, 1975, ISSCC DIG TECH P FEB, P112

[6] 8K B RANDOM-ACCESS MEMORY CHIP USING ONE-DEVICE FET CELL [J].

HOFFMAN, WK ;

KALTER, HL .

[7]

KUO C, 1976, ELECTRONICS, V49, P81

[8]

KUO C, 1973, ELECTRONICS, V46, P116

[9]

PROEBSTING R, 1973, ISSCC DIG TECH P FEB, P28

[10]

Schroeder P., 1977, ISSCC DIG TECH PAPER, P12