CURRENT GAIN ENHANCEMENT IN LATERAL P-N-P TRANSISTORS BY AN OPTIMIZED GAP IN N+ BURIED LAYER

被引：5

作者：

BHAT, KN ^{[1
]}

ACHUTHAN, MK ^{[1
]}

机构：

[1] INDIAN INST TECHNOL,DEPT ELECT ENGN,MADRAS 600036,INDIA

来源：

关键词：

D O I：

10.1109/T-ED.1977.18710

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：205 / 214

页数：10

共 5 条

ACHUTHAN, MK ;

BHAT, KN .

ACHUTHAN, MK .

[3] INVESTIGATION OF LATERAL TRANSISTORS - DC CHARACTERISTICS [J].

CHOU, S .

FULKERSO.DE .

[5] 2-DIMENSIONAL MODEL FOR LATERAL P-N-P TRANSISTOR [J].

SELTZ, D ;

KIDRON, I .