学术探索
学术期刊
学术作者
新闻热点
数据分析
智能评审
便于芯片测试的集成电路版图结构
被引:0
专利类型
:
实用新型
申请号
:
CN201821383012.7
申请日
:
2018-08-27
公开(公告)号
:
CN208781841U
公开(公告)日
:
2019-04-23
发明(设计)人
:
刘志明
申请人
:
申请人地址
:
519000 广东省珠海市横琴新区宝华路6号105室-514
IPC主分类号
:
H01L23544
IPC分类号
:
代理机构
:
代理人
:
法律状态
:
授权
国省代码
:
引用
下载
收藏
法律状态
法律状态公告日
法律状态
法律状态信息
2019-04-23
授权
授权
共 50 条
[1]
一种便于芯片测试的集成电路版图结构
[P].
刘志明
论文数:
0
引用数:
0
h-index:
0
刘志明
.
中国专利
:CN108766958A
,2018-11-06
[2]
一种便于测试的集成电路版图结构
[P].
陈恒辉
论文数:
0
引用数:
0
h-index:
0
陈恒辉
;
罗德知
论文数:
0
引用数:
0
h-index:
0
罗德知
.
中国专利
:CN217509110U
,2022-09-27
[3]
一种便于探针分析的集成电路版图结构
[P].
王春来
论文数:
0
引用数:
0
h-index:
0
王春来
;
孙申权
论文数:
0
引用数:
0
h-index:
0
孙申权
.
中国专利
:CN204516765U
,2015-07-29
[4]
集成电路版图结构
[P].
景画
论文数:
0
引用数:
0
h-index:
0
机构:
合芯科技(苏州)有限公司
合芯科技(苏州)有限公司
景画
;
赵宁娟
论文数:
0
引用数:
0
h-index:
0
机构:
合芯科技(苏州)有限公司
合芯科技(苏州)有限公司
赵宁娟
;
李杨
论文数:
0
引用数:
0
h-index:
0
机构:
合芯科技(苏州)有限公司
合芯科技(苏州)有限公司
李杨
;
马亚奇
论文数:
0
引用数:
0
h-index:
0
机构:
合芯科技(苏州)有限公司
合芯科技(苏州)有限公司
马亚奇
.
中国专利
:CN117172188B
,2024-05-24
[5]
便于FIB修改时定位的集成电路版图结构
[P].
刘颖
论文数:
0
引用数:
0
h-index:
0
刘颖
.
中国专利
:CN2886804Y
,2007-04-04
[6]
集成电路芯片测试座
[P].
唐中卫
论文数:
0
引用数:
0
h-index:
0
唐中卫
.
中国专利
:CN200972480Y
,2007-11-07
[7]
集成电路芯片测试平台的外管脚测试结构
[P].
易春来
论文数:
0
引用数:
0
h-index:
0
易春来
.
中国专利
:CN201043991Y
,2008-04-02
[8]
可屏蔽噪声的集成电路版图结构
[P].
袁永斌
论文数:
0
引用数:
0
h-index:
0
袁永斌
;
张涛
论文数:
0
引用数:
0
h-index:
0
张涛
;
朱林
论文数:
0
引用数:
0
h-index:
0
朱林
;
李雯靓
论文数:
0
引用数:
0
h-index:
0
李雯靓
.
中国专利
:CN212461691U
,2021-02-02
[9]
一种集成电路版图结构
[P].
封舟贵
论文数:
0
引用数:
0
h-index:
0
封舟贵
.
中国专利
:CN217821608U
,2022-11-15
[10]
用于集成电路的芯片测试系统
[P].
彭兴义
论文数:
0
引用数:
0
h-index:
0
彭兴义
.
中国专利
:CN215263843U
,2021-12-21
←
1
2
3
4
5
→