一种芯片物理设计的距离布线优化方法和装置

被引：0

申请号：

CN202211089829.4

申请日：

2022-09-07

公开(公告)号：

CN115659901A

公开(公告)日：

2023-01-31

发明(设计)人：

赵强郑军

申请人：

申请人地址：

200120 上海市浦东新区中国（上海）自由贸易试验区临港新片区环湖西二路888号C楼

IPC主分类号：

G06F30394

IPC分类号：

G06F30398

代理机构：

上海硕力知识产权代理事务所(普通合伙) 31251

代理人：

童素珠

法律状态：

公开

国省代码：

引用

下载

收藏

法律状态

法律状态公告日	法律状态	法律状态信息
2023-01-31	公开	公开
2023-02-17	实质审查的生效	实质审查的生效 IPC(主分类):G06F 30/394 申请日:20220907

共 50 条

[1]

物理设计布线和优化方法、系统、设备和介质 [P].

栾晓琨 ;

黄薇 ;

边少鲜 ;

邓宇 ;

蒋剑锋 ;

孙永丰 ;

陈占之 ;

金文江 ;

王翠娜 ;

唐涛 .

中国专利 :CN112906339B ,2021-06-04

[2]

芯片设计的布线方法及装置、设备、存储介质 [P].

陈越政 .

中国专利 :CN114386356B ,2025-04-25

[3]

芯片设计的布线方法及装置、设备、存储介质 [P].

陈越政 .

中国专利 :CN114386356A ,2022-04-22

[4]

一种芯片设计处理的方法及装置 [P].

李峄 .

中国专利 :CN109145334A ,2019-01-04

[5]

一种基于Multi-PointCTS的芯片时钟设计优化方法 [P].

周康 .

中国专利 :CN119783627A ,2025-04-08

[6]

一种适用于高性能原子级计算芯片的物理设计方法 [P].

刘杰 ;

陶佑源 ;

赵卓影 ;

于志强 ;

樊正伟 .

中国专利 :CN120654619A ,2025-09-16

[7]

一种优先集成特性的数字芯片物理设计多态流程平台 [P].

王栋 ;

陈浩 ;

滕飞 ;

郑一胄 .

中国专利 :CN113935262A ,2022-01-14

[8]

一种优先集成特性的数字芯片物理设计多态流程平台 [P].

王栋 ;

陈浩 ;

滕飞 ;

郑一胄 .

中国专利 :CN113935262B ,2024-11-01

[9]

一种基于Multi-Point CTS的芯片时钟设计优化方法 [P].

周康 .

中国专利 :CN119783627B ,2025-09-12

[10]

一种集成电路的布线优化方法、优化装置和相关设备 [P].

金文江 ;

蒋剑锋 ;

王翠娜 ;

黄薇 ;

黄轩昂 ;

杨磊 ;

文明宇 ;

边少鲜 .

中国专利 :CN115081386A ,2022-09-20

← 1 2 3 4 5 →