多芯片集成测试方法及系统

被引：0

专利类型：

发明

申请号：

CN202311421705.6

申请日：

2023-10-30

公开(公告)号：

CN117476082A

公开(公告)日：

2024-01-30

发明(设计)人：

谢晋春

申请人：

上海华虹宏力半导体制造有限公司

申请人地址：

201203 上海市浦东新区中国（上海）自由贸易试验区祖冲之路1399号

IPC主分类号：

G11C29/00

IPC分类号：

G11C29/12

代理机构：

上海思微知识产权代理事务所(普通合伙) 31237

代理人：

赵素香

法律状态：

实质审查的生效

国省代码：

上海市

引用

下载

收藏

法律状态

法律状态公告日	法律状态	法律状态信息
2024-02-20	实质审查的生效	实质审查的生效IPC(主分类):G11C 29/00申请日:20231030
2024-01-30	公开	公开

共 50 条

[1]

多芯片集成测试方法 [P].

吴苑 .

中国专利 :CN108828382A ,2018-11-16

[2]

一种多芯片集成的SIP模块的自动化测试系统及方法 [P].

程智 ;

张群 ;

贾一鸣 ;

张晓敏 ;

刘晨 ;

李春 ;

王华莹 ;

黄巾 ;

李海松 .

中国专利 :CN119780668A ,2025-04-08

[3]

一种多芯片集成模组及其制造方法、多芯片集成系统 [P].

刘昭麟 .

中国专利 :CN120376528A ,2025-07-25

[4]

集成测试板卡、芯片测试系统及芯片测试方法 [P].

凌献忠 ;

田敏 .

中国专利 :CN113219319A ,2021-08-06

[5]

集成测试板卡、芯片测试系统及芯片测试方法 [P].

凌献忠 ;

田敏 .

中国专利 :CN113219319B ,2024-03-12

[6]

用于多芯片集成的中介层和芯片集成系统 [P].

吴华强 ;

李辛毅 .

中国专利 :CN119069440A ,2024-12-03

[7]

多芯片测试系统及其测试方法 [P].

金志仁 ;

陈琏锋 .

中国专利 :CN102479132A ,2012-05-30

[8]

多芯片集成布局设计方法 [P].

蒋志军 ;

何备 ;

辜俊 ;

张浩明 ;

陈英才 ;

胡锐 ;

狄隽 ;

康育贵 ;

王渝皓 .

中国专利 :CN118690721A ,2024-09-24

[9]

多芯片集成布局设计方法 [P].

蒋志军 ;

何备 ;

辜俊 ;

张浩明 ;

陈英才 ;

胡锐 ;

狄隽 ;

康育贵 ;

王渝皓 .

中国专利 :CN118690721B ,2024-12-03

[10]

光子集成芯片的新型测试系统及方法 [P].

李静婷 ;

赵复生 ;

赵俊洋 .

中国专利 :CN111413610A ,2020-07-14

← 1 2 3 4 5 →