VLSI电路可测性设计技术及其应用综述

被引：26

作者：

成立

王振宇

高平

祝俊

机构：

[1] 江苏大学电气与信息工程学院

来源：

半导体技术 | 2004年 / 05期

关键词：

VLSI; 可测试性设计; 内建自测试; 自动测试设备; 应用前景;

D O I：

10.13290/j.cnki.bdtjs.2004.05.005

中图分类号：

TN407 [测试和检验];

学科分类号：

摘要：

综述了超大规模集成电路的几种主要的可测试性设计技术,如扫描路径法、内建自测试法和边界扫描法等,并分析比较了这几种设计技术各自的特点及其应用方法和策略。

引用

页码：20 / 24+34 +34

页数：6

共 14 条

[1] An Effective Multi-Chip BIST Scheme [J].

Yervant Zorian ;

Hakim Bederr .

Journal of Electronic Testing, 1997, 10 :87-95

[2]

数字电子技术.[M].成立主编;.机械工业出版社.2004,

[3]

VLSI与数字信号处理.[M].(日)谷萩隆嗣编;崔东印译;.科学出版社.2003,

[4]

低压低功耗CMOS/BiCMOS超大规模集成电路.[M].(新加坡)Kiat-SengYeo等著;周元兴;张志龙等译;.电子工业出版社.2003,

[5]

微电子制造科学原理与工程技术.[M].(美)StephenA.Campbell著;曾莹等译;.电子工业出版社.2003,

[6]

VLSI概论.[M].谢永瑞编著;.清华大学出版社.2002,

[7]

现代微电子技术.[M].吴德馨等编著;.化学工业出版社.2002,

[8]

MOS数字大规模及超大规模集成电路.[M].徐葭生编.清华大学出版社.1990,

[9] 先进的芯片尺寸封装(CSP)技术及其发展前景 [J].

王振宇 ;

成立 ;

高平 ;

史宜巧 ;

祝俊 .

半导体技术, 2003, (12) :39-43

[10] 伪随机测试生成在混合电路参数测试中的应用 [J].

叶明军 ;

颜学龙 ;

雷加 ;

郭学仁 .

半导体技术, 2003, (09) :25-28

← 1 2 →